請選擇以下方式登入
主要目標為根據過去測試所得資料為依據,設計四款不同架構之處理電路,目的為過濾操作頻率以外之雜訊,提供訊號放大、扣除暗電流、類比訊號輸出與數位訊號輸出之功能,提高訊號在輸入類比-數位處理模組(A/D)前之訊雜比(SNR),以提高在訊號數位化時切割位元精確度。
得票數
活動排名
投票已結束
成大李俊璋教授_IoT期末公測90秒影片
交大趙昌博教授_IoT期末公測90秒影片
中正張國恩教授_IoT期末公測90秒影片
成大張守進教授_IoT期末公測90秒影片
中山資工黃英哲教授團隊_IoT期末公測90秒影片
交大林聖迪教授_IoT期末公測90秒影片
看不清
您必須先分享此活動才可參加投票! [立即分享]
此活動每隔一段時間就可以再次投票!! 訂閱投票提醒,投票不錯過~
同意條款及政策
您必須詳細閱讀並同意本活動條款及政策